CY14V104LA-BA25XIT | Cypress Semiconductor

You are here

CY14V104LA-BA25XIT
Status:生产中

数据手册

(pdf, 878.95 KB) RoHS PB Free
(pdf, 631.4 KB) RoHS PB Free
(pdf, 696.04 KB) RoHS PB Free

CY14V104LA-BA25XIT

合格汽车
密度 (Kb)4096
频率 (MHz)
接口Parallel
最高工作温度 (°C)85
Max. Operating VCCQ (V)1.95
最高工作电压 (V)3.60
最低工作温度 (°C)-40
Min. Operating VCCQ (V)1.65
最低工作电压 (V)2.70
组织 (X x Y)512Kb x 8
速率 (ns)25
Tape & Reel
温度分类工业

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$35.08 $31.12 $29.23 $27.35 $25.84 $24.14
Availability Quantity Ships In Buy from Cypress Buy from Distributors
Out of Stock 0 Please click here to check lead times

Packaging/Ordering

工具包
No. of Pins
48
Package Dimensions
393 L x 1.2 H x 236 W (Mils)
Package Weight
119.15 (mgs)
Package Cross Section Drawing
Package Carrier
REEL
Standard Pack Quantity
2000
Minimum Order Quantity (MOQ)
2000
Order Increment
2000
Estimated Lead Time (days)
49
HTS Code
8542.32.0041
ECCN
(B.2.A.)
ECCN Suball
3A991

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
符合有害物质限制 (RoHS) 标准
无铅
Lead/Ball Finish
Sn/Ag/Cu

封装材料声明

IPC 1752 材料成分声明

RoHS Analysis Certificates (CoA) for Direct Materials

Please click here

Device Qualification Reports

FIT/MTBF, ESD (HBM/CDM) and Latch-up data available in the Device Qualification Report.

技术文档

应用笔记 (10)

产品变更通知 (PCN) (7)

2017 年 11 月 09 日
Planned Qualification of Spansion Manufacturing Sites for Cypress Products
2017 年 10 月 31 日
Q2, 2012 - Q4, 2013 Horizon Report
2017 年 10 月 30 日
Q1, 2012 - Q2, 2013 Horizon Report
2017 年 10 月 24 日
Qualification of New Die Attach Epoxy and New Substrate Design for Select 48 Ball Grid Array (BGA) Packages
2017 年 10 月 24 日
Qualification of Copper Wire Bonds for Ball Grid Array (BGA) Products
2017 年 10 月 12 日
PCN162502
2017 年 10 月 11 日

Product Information Notice (PIN) (3)

2017 年 11 月 06 日
Qualification of New Carrier Tape Supplier at Cypress Philippines
2017 年 11 月 06 日
Changes to Cypress Address Labels
2017 年 11 月 06 日
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families

Verilog (1)

2011 年 1 月 26 日

VHDL (1)

2011 年 1 月 26 日

IBIS (1)

2010 年 5 月 10 日