You are here

ADC Successive Approximation Register (ADC_SAR) | 赛普拉斯半导体

ADC Successive Approximation Register (ADC_SAR)

最近更新: 
2018 年 3 月 19 日
版本: 
3.0

特性

  • Supports PSoC 5LP family of devices
  • 1 msps(最大)时为 12 位分辨率
  • 四种功耗模式
  • 可选分辨率和采样率
  • 单端或差分输入
符号图
ADC SAR Diagram

概述

The ADC Successive Approximation Register (ADC_SAR) component provides medium-speed (maximum 1-msps sampling), medium-resolution (12 bits maximum), analog-to-digital conversion.

翻译文档仅作参考之用。我们建议您在参与设计开发时参考文档的英语版本。