You are here

CY7C1263KV18/CY7C1265KV18, 36-Mbit QDR® II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency) | 赛普拉斯半导体

CY7C1263KV18/CY7C1265KV18, 36-Mbit QDR® II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency)

最近更新: 
2018 年 1 月 29 日
版本: 
*L

36-Mbit QDR® II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency)

特性

  • 分立的独立读和写数据端口
    • 支持并发事务处理
  • 550 MHz 时钟实现高带宽
  • 4 字突发降低地址总线频率
  • 读和写端口均为双倍数据速率 (DDR) 接口(数据传输速率 1100 MHz),工作频率 550 MHz
  • 可提供 2.5 时钟周期延迟
  • 两个输入时钟(K 和 K)用于精确 DDR 定时
    • SRAM 仅使用上升沿
  • 回波时钟(CQ 和 CQ)简化高速系统中的数据采集
  • 如需更多信息,请参阅 PDF 文档

功能描述

The CY7C1263KV18, and CY7C1265KV18 are 1.8 V synchronous pipelined SRAMs, equipped with QDR II+ architecture. 与 QDR II 架构类似,QDR II+ 架构也包含两个分立的端口:即用于访问内存阵列的读端口和写端口。读端口有专用的数据输出来支持读操作,写端口则有专用的数据输入来支持写操作。QDR II+  architecture has separate data inputs and data outputs to completely eliminate the need to “turnaround” the data bus that exists with common I/O devices.