You are here

CY7C1318KV18, CY7C1320KV18: 18-Mbit DDR II SRAM Two-Word Burst Architecture | 赛普拉斯半导体

CY7C1318KV18, CY7C1320KV18: 18-Mbit DDR II SRAM Two-Word Burst Architecture

最近更新: 
2018 年 1 月 29 日
版本: 
*L

18-Mbit DDR II SRAM Two-Word Burst Architecture

特性

  • 18-Mbit density (1 M × 18, 512 K × 36)
  • 333-MHz clock for high bandwidth
  • 2 字突发降低地址总线频率
  • 双数据速率 (DDR) 接口(数据传输速率 666 MHz),工作频率 333 MHz
  • 如需更多信息,请参阅 PDF 文档。
     

功能描述

The CY7C1318KV18, and CY7C1320KV18 are 1.8 V synchronous pipelined SRAM equipped with DDR II architecture. DDR II 包含一个带有先进同步外围电路的 SRAM 内核和一个 1 位突发计数器。用于读和写的地址被锁止在输入 (K) 时钟的备选上升沿。