You are here

CY7C1319KV18, CY7C1321KV18: 18-Mbit DDR II SRAM Four-Word Burst Architecture | 赛普拉斯半导体

CY7C1319KV18, CY7C1321KV18: 18-Mbit DDR II SRAM Four-Word Burst Architecture

最近更新: 
2018 年 1 月 29 日
版本: 
*K

18-Mbit DDR II SRAM Four-Word Burst Architecture

特性

  • 18 Mbit density (1 M x 18, 512 K x 36)
  • 333-MHz clock for high bandwidth
  • 4 字突发降低地址总线频率
  • 双数据速率 (DDR) 接口(数据传输速率 666 MHz),工作频率 333 MHz
  • 两个输入时钟(K 和 K)用于精确 DDR 定时
  • 两个输入时钟用于输出数据(C 和 C),以将时钟偏移和飞行时间的不匹配降至最低
  • 如需更多信息,请参阅 PDF 文档
     

功能描述

CY7C1319KV18 and CY7C1321KV18 are 1.8 V Synchronous Pipelined SRAMs equipped with DDR II architecture. The DDR II consists of an SRAM core with advanced synchronous peripheral circuitry and a two-bit burst counter. 用于读和写的地址被锁止在输入 (K) 时钟的备选上升沿。