You are here

用户模块数据表:DUAL INPUT 7- TO 13-BIT INCREMENTAL ADC DATASHEET, DUALADC V2.30 (CY8C29/27/24XXX, CY8CLED04/08/16, CY8CLED0XD, CY8CLED0XG, CY8C28X45, CY8CPLC20, CY8CLED16P01, CY8C28X43, CY8C28X52) | Cypress Semiconductor

用户模块数据表:双输入 7 至 13 位增量型 ADC 数据表,DUALADC V2.30 (CY8C29/27/24XXX, CY8CLED04/08/16, CY8CLED0XD, CY8CLED0XG, CY8C28X45, CY8CPLC20, CY8CLED16P01, CY8C28X43, CY8C28X52)

最近更新: 
2013 年 6 月 14 日
版本: 
2.30

功能和概述
 

  • 同时对两个输入进行采样
  • 7 至 13 位分辨率
  • 2 的补码或无符号整数
  • 采样率从 4 到大于 10,000 sps
  • 多输入范围,包括 Vss 到 Vdd
  • 积分转换器提供良好的正常模式抑制
  • 内部或外部时钟
     

DualADC 用户模块是双输入递增 ADC,其分辨率可在 7 到 13 位之间调整。它可以配置为通过优化积分时间来删除不需要的高频率。可以通过配置适当的参考电压和模拟接地来测量输入电压范围(包括轨到轨)。输出可以配置为 2 的补码或无符号整数。DualADC 适合于需要同时对两个信号进行采样的应用场合,如电源测量。像其他 PSoC ADC 一样,两个输入的信号可以复用。CPU 负荷因输入电平而异。例如,当 Vin = Vref 时,有 10,014 个 CPU 周期(最大值 13 位)。当 Vin = AGND 时,有 5,278 个 CPU 周期(平均 13 位)。当 Vin = -Vref 时,有 542 个 CPU 周期(最小值 7-13 位)。

翻译文档仅作参考之用。我们建议您在参与设计开发时参考文档的英语版本。