CY14B101LA-BA25XI | 赛普拉斯半导体

You are here

CY14B101LA-BA25XI
Status: 生产中

数据手册

(pdf, 879.52 KB) RoHS PB Free
(pdf, 656.85 KB) RoHS PB Free
(pdf, 1.1 MB) RoHS PB Free

CY14B101LA-BA25XI

合格汽车
密度 (Kb)1024
频率 (MHz)
接口Parallel
最高工作温度 (°C)85
Max. Operating VCCQ (V)3.60
最高工作电压 (V)3.60
最低工作温度 (°C)-40
最低工作电压 (V)2.70
组织 (X x Y)128Kb x 8
Part Family并行 nvSRAM
速率 (ns)25
Tape & Reel
温度分类工业

Pricing & Inventory Availability

1-9 unit Price* 10-24 unit Price* 25-99 unit Price* 100-249 unit Price* 250-999 unit Price* 1000+ unit Price*
$24.27 $21.53 $20.23 $18.92 $17.88 $16.70
Availability Quantity Ships In Buy from Cypress Buy from Distributors
In Stock 50 24-48 hours

Packaging/Ordering

工具包
BGA
No. of Pins
48
Package Dimensions
393 L x 1.2 H x 236 W (Mils)
Package Weight
119.15 (mgs)
Package Cross Section Drawing
Package Carrier
TRAY
Package Carrier Drawing / Orientation
Standard Pack Quantity
2990
Minimum Order Quantity (MOQ)
299
Order Increment
299
Estimated Lead Time (days)
56
HTS Code
8542.32.0041
ECCN
ECCN Suball
EAR99

Quality and RoHS

Moisture Sensitivity Level (MSL)
3
Peak Reflow Temp. (°C)
符合有害物质限制 (RoHS) 标准
无铅
Lead/Ball Finish
Sn/Ag/Cu

技术文档

应用笔记 (10)

产品变更通知 (PCN) (5)

2020 年 5 月 07 日
Qualification of BKK as an additional assembly site for select 48 & 121 ball grid array (BGA)
2020 年 4 月 14 日
Addendum to PCN181402 - Serial Number Addition to Top Mark for BGA Parts at Cypress Bangkok
2020 年 4 月 14 日
Qualification of Fab 25 as an Additional Wafer Fab Site and Test 25 as an Additional Wafer Sort Site for 3V/5V 1Mb Parallel nvSRAM Products
2020 年 4 月 14 日
Serial Number Addition to Top Mark for Select Flash and SRAM Parts at Cypress Bangkok
2017 年 11 月 09 日
Planned Qualification of Spansion Manufacturing Sites for Cypress Products

Product Information Notice (PIN) (4)

2020 年 6 月 10 日
Manufacturing Label and Packing Configuration Standardization
2020 年 4 月 14 日
Addendum to PIN195102 - Manufacturing Label and Packing Configuration Standardization
2017 年 11 月 06 日
Changes to Cypress Address Labels
2017 年 11 月 06 日
Improvement of Cypress Minnesota Back-End-of-Line Integration for 130nm SONOS Product Families

Verilog (1)

2011 年 3 月 14 日

IBIS (1)

2010 年 8 月 18 日

VHDL (1)

2010 年 4 月 19 日